PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-306797

(43) Date of publication of application: 05.11.1999

(51)Int.CI.

G11C 29/00 G01R 31/28 G01R 31/3183 G06F 12/16 G11C 11/413 G11C 11/407 G11C 11/401

(21)Application number: 10-111637

(71)Applicant: HITACHI LTD

(22)Date of filing:

22.04.1998


(72)Inventor: NISHIMOTO KENJI

KINOSHITA YOSHITAKA

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a semiconductor memory device in which a high-speed test can be made easily by using a low-speed tester even without using a high-speed tester exceeding 100 MHz. SOLUTION: In a 2-bank 16-Mbit SDRAM which is composed of a memory array bank and its peripheral circuit, a test-mode setting circuit in which a double-cycle-clock generation circuit, an internal-columncommand generation circuit, an address arithmetic circuit and a testdata generation circuit are contained is provided. When a command, an address and data are input in the rise of an external clock signal CLK, a command, an address and data can be generated at the inside of a chip when the external clock signal CLK falls. An operating timing which is equivalent to an example in which a test command 'WW6' is input in synchronization with an internal clock signal ICLK, data 'D' is written into an address 'A' in a first cycle, and data '/D' (inverted) is written into an address '/A' (inverted) in a second cycle.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

JEST AVAILABLE COPY

일본공개특허공보 평11-306797호(1999.11.05) 1부.

천부그림 1

(II) 日本国的作作(I P) (12) 公開 特 [件 全 報 (A) (1)特別組織公司等等 特別平11-306797
(51) lat (2*	FI G11C 29/00 671Z 671T G06F 12/16 380A G01R 31/29 B Q 宋宗术 曾求项の数6 OL (全 8 页) 最美页汇统 (71)出版人 000005108 森式会社日立製作所 東京都千代田区神田鵬河台四丁員5番地 (72)発明者 西本 聚二 東京都小平市上水本町五丁目20番1号 新 玄会社日立製作所平等体事業部内 (72)発明者 木下 高陸 東京都小平市上水本町五丁目20番1号 新 文会社日立製作所平等体事業部内 (74)代理人 弁理士 資井 大和
(54) 【発明の名称】 本等体配値装置 【課題】 100MHzを越えるような高速テスタを用いなくても、低速テスタでも容易に高速なテストを行う られが姿態の半端体記像装置を提供する。 (解決手段) メモリアレイパンのと、その周辺回路からなる2パンク16Mビット SDRAMであって、信周期クロック信号発生回路、内部カラムコマンド発生回路、アドレス減算回路、テストデータ発生回路を含むテストモード設定回路が備えられ、外部クロック信号CLKの立ち上がり時にコマンド、アドレス、データを入力するだけで、外部クロック信号CLKの立ち下が明時にもチップ内部でコマンド、アドレス、データを発生することができる。テストコマンド"WW6"を入力する例と等低な動作タイミングは、内部クロック信号10LK	CLK Correnand XWVS Address X X Din X D (b)
に両期して、1サイクル目にアドレス"A"にデータ "D"がライトされ、2サイクル目にアドレス"/A" (反転) にデータ"/D" (反転) がライトされる。	Command XW/12 Wests X Address X A X /A X Din X D /D X

【特許は求の範囲】

【課求項1】 所定の周期の外部クロック信号によるテストモードを搭載した半導体記憶装置であって、付記外部クロック信号の立ち上がり時にコマンド、アドレス、データが入力されると、この外部クロック信号の立ち上がり時に抗いてこの外部クロック信号の立ち下がり時に内部でコマンド、アドレス、データを発生するテストモード設定国路を有し、付記外部クロックは今のクロックサイクルに対して内部を2倍のクロックサイクルに対して内部を2倍のクロックサイクルで動作させることを特徴とする平導体記憶視遇。

【翻求項2】 翻求項1記載の半導体記憶装置であって、前記コマンドはリード/ライトのカラムコマンドであり、このカラムコマンドの組み合わせにより1回のコマンドの入力により内部で連載したカラム動作を実行させることを特徴とする半導体記憶装置。

(請求項3) 「請求項2記載の半導体記憶装置であって、対記アドレスは保持/インクリメント/反転の種別からなり、かつ対記データは保持/反転の種別からなり、このアドレスおよびデータと対記コマンドとの組み合わせも考慮することを特徴とする半導体記憶装置であって、対記テストモード設定の開におけるテストモードは、モードレジスタセットコマンドを用いてエントリされること特徴とする半導体記憶装置。

【諸求項5】 結求項1記載の半導体記憶装置であって、前記テストモード設定回路におけるテストモードは、アドレスと組み合わせたコマンドを用いてエントリされること特徴とする半導体記憶装置。

【請求項6】 請求項1、2、3、4または5記載の半 算体記憶装置であって、前記半導体記憶装置は、シンク ロナスDRAMであることを特徴とする半導体記憶装 番。

[発明の詳細な説明]

【発明の属する技術分野】 本発明は、半導体記憶装置の テストモード技術に関し、特に外部クロック信号に同期 して動作するメモリにおいて、この動作用遊数の高速化 に対応可能なシンクロナス DRAM (S DRAM) など の半導体記憶装置に適用して有効な技術に関する。 【OOO2】

【従来の技術】たとえば、本英明者が検討した技術として、SDRAMでは、Double CLKテストモードなどのテストモードを用いて、特定タイミングのチェックを行う技術などが考えられる。この概要は、テストを実施する場合、最小のサイクルで全ての試験項目をチェックしているため、メモリが高速になれば、それになりして高速のテスタを用なする必要がある。しかしながら、一部の項目は、テストモードを用いて低速テスタイト・アは、単純にクロック権号の立ち上がり時と

立ち下がり時にコマンド、アドレスの入力が可能となっている。

[0003] なお、このようなSDRAMなどの半部体 記憶装置に関する技術としては、たとえば1994年1 1月5日、株式会社福田蔵発行の「アドバンスト エレ クトロニクストータ・超し8・メモリ」P344~P3 48などに記載される技術などが挙げられる。

14. 医马拉巴拉达

.

. . . .

. . --- . . .

لد الأفراق ميون الجهائد والمائمة له الدياري والمناسعة المعالم المناسعة المائد

【0004】 【発明が解決しようとする課題】ところで、対記のような8 DR AMなどの手塔林足位装置においては、たとえば100MHェ以上の高速で動作するメモリをテストする場合、従来のEDODR AMで使用していたテスタでは測定が難しくなってきている。また、Double CLKテストモードでは、たとえば図10に示すように、外部クロック信号の上Kの立ち上がり時と立ち下がり時にコマンド、アドレスの入力が必要になり、テストの制約とテストパターンの複数さが増すことが考えられ

【0005】 そこで、本発明の目的は、外部クロック信号の立ち上がり時にコマンド、アドレス、データを入力するだけで、外部クロック信号の立ち下がり時にも内部でコマンド、アドレス、データを発生させ、たとえば100MH±を越えるような高速テスタを行うことができる半迭体比位独高を担供するものである。

[00.06] 本発明の前記ならびにその他の目的と新規な特徴は、本明細者の記述および折付図面から明らかになるであろう。

0007

【課題を解決するための手段】本願において聞示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0008】すなわち、本発明による半路体記憶破虚は、外部クロック信号によるクロックサイクルに対し、内部を2倍で動作させるために、外部クロック信号の立ち上がり時にコマンド、アドレス・データを入力するだけで、外部クロック信号の立ち上がり時に続いて外部クロック信号の立ち下がり時にも、チップ内部でコマンド、アドレス、データを発生するテストモード設定回路を有するものである。

【0009】この構成において、最小のサイクルでテストする対象となるのは、カラムコマンド(リード/ライトコマンド)であるので、このコマンドの組み合わせを考え、1回のコマンドの入力によりチップ内部で連続したカラム動作を行うようにしたものである。また、アドレス、データも、当サイクルと次サイクルで変わる合金を確定して、アドレスは保持/インクリメント/反転、データは保持/反転の組み合わせができるようにしたものである。このテストモード数を回路におけるテストモードへのエントリカ法は、モードレジスタセッドコマン

ドを用いる場合と、アドレスと組み合わせたコマンドを 用いる場合とが考えられる。

[0010] よって、村記半媒体記憶装置によれば、外 部クロック信号の立ち上がり時にコマンド。アドレス。 データを入力するだけで、外部クロック作号の立ち下が り時にも、チップ内部でコマンド、アドレス、データをこ 発生するため、単純なDouble CLKテストモー ドに比べて、低速なテスタでも容易に高速なテストが可 能になる。これにより、たとえば 1 0:0MHzを超える ような高速テスタを用いなくても、従来のEDO DR AMで使用していた低速テスタで測定できる。その結 黒、実際に高速で測定の必要な項目は、微小または皆無 になる。また、灰存の製像で重産可能なため、テスティ ングコストを低減できる。

【ロロ11】これは、最小のサイクルでデストする対象 となるのは、カラムコマンド(リード/ライトコマン ド)であり、従ってこのコマンドの組み合わせを考え、 1回のコマンドの入力により、チップ内部で連続した力 ラム動作を行うことができるためである。特に、外部ク ロック信号に国期したSDRAM、SSRAMなどに追 用できる。

[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。 【0013】図1は本発明の一実施の形態である半導体

記憶装置を示す全体プロック図、図2は本実施の形態の 半導体記憶装置において、倍周期クロック信号発生回路 の一例を示す回路図、図3はクロック信号を示す波形 図、図4はテストコマンド動作の概要を示すタイミング ○ 図5はテストコマンド何を示す説明図、図5(a)。 (b) はテストコマンドの動作例とその等価動作例を示す タイミング図、図フはテストコマンドへのエントリ方法 を示すタイミング図、図 8はアドレスコード例を示す説

明図、図 9はテストコマンドへの他のエントリカ法を示 すタイミング図である。 [0014]まず、図1により本実施の形態の半導体記 性は思の様式を説明する。

【0015】本実施の形態の半導体記憶装置は、たとえ は2パンク16MピットSDRAMとされ、メモリアレ イバング 1, 2と、各メモリアレイバング 1, 2に対応 するロウデコーダ3, 4、カラムデコーダ5, 5および センスアンプ&入出カバス7、8と、共通のロウアドレ スパッファ 9、カラムアドレスパッファ 10、カラムア ドレスカウンタ1 1、リフレッシュカウンタ12、入力 パッファ 1.3、出力パッファ 1.4、制御論理をタイミン グ発生器 15などの一般的な構成からなり、風知の半導 体製造技術により1個の半導体チップ上に形成されてい

【0016】 このSDRAMには、外部からアドレス信 号A Fが入力され、ロウアドレス信号×A、カラムアド

レス信号YAが生成されて、それぞれロウアドレスバッ ファタ、カラムアドレスパッファニュに入力され、ロウ デコーダ3, 4、カラムデコーダ5,。6をかしてメモリ デコーダ3。 9、ルッムテックトレンが選択され アレイバング3。2内の任意のメモリセルが選択される。そして、久出力データルンの「は、参考込み動作時 - に入力パッファ1.3を介して入力され、読み出し動作時 にセンスアンプ4人出力バス7、8、出力パップァ14 を介して出力される。

A . . .

【〇〇17】また、制御信号として、外部クロック信号 CLK、クロックイネーブル信号CKE、チップセレク ト作号/ CB、ロウアドレスストローブ作号/RAS、 カラムアドレスストローブ作号/ CAS、ライトイネー ブル信号/WE、データマスク信号DQMなどが外割か ら入力され、これらの利象性号に基づいて利象論理4.タ イミング発生器15によりコマンド、内部4条件をが生 **ぬされ、このコマンド、内部料象信号により内部回路の**。 動作が制御されるようになっている。

(0018) 特に、本実施の形態における特別論理をタイプ。 イミング発生器 15 には試験用のテスト回路 1:6 が内蔵 されており、このテスト回路 1.6には、所定の周期の外 **数クロック信号 C L K によるテストモード時に、この外** 部クロック信号CLKによるクロックサイクルに対し、 内部を2倍で動作させるために、外部クロック信号CL Kの立ち上がり時にコマンド、アドレス、データを入力 するだけで、外部クロック信号 CLKの立ち上がり時に 抗いて外部クロック信号 CLKの立ち下がり時にも、チ ップ内部でコマンド、アドレス、データを発生するテス・ トモード設定回路が含まれている。

【0019】具体的には、図2に示す倍周期クロック信 号発生回路17と、この倍周期クロック信号発生回路1 ブから発生される内部クロック信号 I C L K に可切し て、内部カラムコマンドを発生する内部カラムコマンド 発生回路 1.8、テストアドレスを発生するアドレス演算 同路 19、テストデータを発生するテストデータ発生回 路20を含めてテストモード設定回路が構成されてい る。図1のように、信周期クロック信号発生回路17は 制御論理をタイミング発生器 1.5に内蔵され、内部カラ ムコマンド発生回路 18 は制御論理をタイミング発生器 15に接続され、アドレス演算回路 19はカラムアドレ スカウンタ11に内政され、さらにテストデータ発生回 株20世入力パッファ13の入出力間に接続されてい る.

【0020】倍周期クロック信号発生回路17は、たと えば図2に示すように、否定論理技ゲートNAND、イ ンパータ I V-1~ I V 7、否定論理和ゲートNOR、P MOSFSYVASTR NMOSFSYVASTN1 ~ TN4、ディレイ回路DLY。フリップフロップ回路。 デードドル・ドドミからなり、図3(3) のような外部クロット ・ ク性号CLKが入力されて、図3(b) のような内部クロ ジク信号 I O L Kが出力される。また、制御信号とし

て、倍周期動作イネーブル信号、第1、第2のクロック 制御信号が入力され、信用期勤作イネーブル信号は、、 "」」とベルにすることにより信息期動作し、第1、第 2のクロック財命信号は過常時は"H"。レベルであり、 A"に対してデータ "D"が割り当てられている。ま "L" レベルにすると内部クロック信号 LOLKが停止 するようになっている。 【0021】この信用期クロック信号発生回路(7にお、 いて、外部クロック信号でしたが入力され、信用知動作 イネーブル信号を"し"しベルにすると、否定論理様ゲ ートNAND、インパータIV1を介して外部クロック。 「信号CLKの立ち上がりが検知され、PMOSドラング」。 ASTP. NMOSE 57978TN1. TN2. 47 パータ I V2、ディレイ回路 DLY、インパータ I V 4、フリップフロップ回路 F.F.L.・インバータ I V 5に よる経路で外部クロック信号でしての立ち上がり時にデ ィレイ回路 D LY の遅延時間幅 Lのパルス信号が発生さ、 🏎 🚈 (0022) -方、否定論理報サートNANO、インバ ッ −タ I V 1。否定論理和ゲートNORを介して外部クロ・ジュージ ック信号 CLKの立ち下がりが検知され、NMO.Sトラ. ンジスタTN3,TN4、インバータIV2、ディレイ: 回路 DLY、インパータトV4、フリップフロップ回路 FF2、インバータIV5による経路で外部クロック信 号CLKの立ち下がり時にディレイ回路 DLY の遅延時 間幅 しのパルス信号が発生される。 これにより、 外部ク ロック信号でLKの立ち上がり時、立ち下がり時に "H"レベルとなる倍周期の内部クロック信号 I C L K を発生させることができる。 【0023】次に、本実施の形態の作用について、テス トコマンド動作の概要、テストコマンド側、デストコマ ンドの動作例とその等価動作例、テストコマンドへのエ ントリ方法を頂に、図4~図9に基づいて説明する。 【0024】テストコマンド動作は、図4に示すよう に、外部クロック信号CLKの立ち上がり時に、 テスト モードを設定するテストコマンドCommand、アド レスAddressとして "A" 、データロinとして "D"を入力する。これだけで、外部クロック信号でし Kの立ち下がり時にもチップ内部でコマンド、アドレ ス、データを発生することができる。 【0025】このテストゴマンドの例を図5に示す。図 5において、ライトコマンドを"₩ r i t e " 、リード コマンドを"Read"で表し、任意のアドレスを "A" (保持) 。 "A+ 1" (インクリメント) 。 "/ A" (反転) とし、任意のデータを"D" (保持), "/ロ"(反転)として示している。 さらに、リードコ マンドの場合には入力データがないので"-"で示し、 また"ロ+"の表示はライトのデータを先に取り込むも のとする。 [0025] たとえば、テストコマンド "WW1" ~

"WW5"の入力では、外部クロック信号でLKの立ち

上がり時、立ち下がり時にともにライトコマンドWrl teが発生する。それぞれ、外部クロック信号CLKの · 立ち上がり時のライトコマンドW r i teは、アドレス: た。外部クロック信号CLKの立ち下がり時のライトコ "D"、"/D"、アドレス"A+1"に対してデータ で"D"、"/D"、アドレス"/A"に対してデータ "ロ"。 "/ロ" がそれぞれ割り出てられている。 【00:27】 同様に、テストコマンド "WR 1" ~ "W R.3" の入力では、外部クロック信号 C LKの立ち上が り時にライトコマンドWrite、立ち下がり時にリー ドコマンドReedが発生し、それぞれライトコマンド Wirliteはアドレス"A"に対してデータ"D"、リ - ドコマンドReedはアドレス "A" , "A+ 1" , "/A"に対してデータ "-" が割り当てられている。 . [0028] また、テストコマンド "RR1"~"RR 3" の入力では、外部クロック信号 CLKの立ち上がり 、峙、立ち下がり時にともにリードコマンドReadが発 生し、それぞれアドレス "A" に対してデータ "-"、 アドレス "A" , "A+ 1" , "/A" に対してデータ "-"が怠り当てられている。 (00:29) 36K FX137VF "RW1 "~ "R W3"の入力では、外部クロック信号CLKの立ち上が り時にリードコマンドR.e.e d、立ち下がり時にライト コマンドWriteが発生し、それぞれリードコマンド Readはアドレス "A" に対してデータ "D*"、ラ イドコマンドWriteはアドレス"A"。"A+ 1", "/A" に対してデータ "-" が割り当てられて いる。 【0030】以上のように割り当てられたテストコマン ドを入力することにより、リードコマンド、ライトコマ シドを実行させることができる。すなわち、最小のサイ クルでテストする対象となるのは、リード/ライトのカ ラムコマンドあり、従ってこのコマンドの組み合わせを 考え、1回のコマンドの入力によりチップ内部で連続し たカラム動作を行わせることができる。 【00.31】 このカラム動作におけるテストコマンドの 動作例を図 5(a) に示し、図 5(b)はこれと等価な動作 例のタイミングを示している。図6(a) においては、テ ストコマンド "WW5"、アドレス "A"、データ

6 2 1 1

【0032】以上のようなデストモードへのエントリ方法としては、モードレジスタセットコマンドを用いる場合と、アドレスとカラムコマンドとを組み合わせる場合とが考えられる。図7は、モードレジスタセットコマンドを使用する例で、そのアドレスコードの例は図9の通りであり、また図9はアドレスと組み合わせたコマンドで使用する例を示している。

【0033】図アのように、モードレジスタセットコマンドを使用する場合には、図8のテストコマンドでのmmendにそれぞれ対応するデストモードのアドレスコードAddress Codeを設定する。図8においては、材配図5に示すテストコマンド"WW1"~"W87"、"RR1"~"W87"、"RR1"~"RR3"、"RR1"~"RR3"、"RW1"~"RR3"、"RW1"~"RR3"、「対応して、それぞれアドレスコードは"ム7"~"AO"の16進による"非CO"~"#CE"が割り当てられている。

【0034】このモードレジスタセットコマンドの使用 によるエントリ方法では、通常のパースト長、レイテン シーなどを設定するモードレジスタセットMR Sの後 (アドレス"22")、オペレーション期間で用いる動 作のMRST (MRS forTest)を入力する (アドレス"co")。これにより、アドレスコード "CO" に対応するテストモード "WW 1" へ数定 (E ntry)されたことになる。さらに、連枝して異なる テストモードにおけるリード/ライトコマンドを実施し たい場合には、その都度、MR ST を実施することによ り、異なるテストモード "WW2" ~ "WW6"。 "W R1"~"WR3", "RR1"~"RR3", "RW 1"~"RW3"へのエントリが容易に可能となる。 最 後にテストモードを終了する時は、モードレジスタセッ トMRS (アドレス"22") で設定をクリア (Exi t) する。

【0035】一方、図9のように、アドレスと組み合わせたコマンドを使用する場合には、カラムアドレスに使用していない予備のアドレスピンがあれば、前記図5に示すテストモードにおけるリード/ライトコマンドの設定時に、この予備のアドレスピンによる。たとえばアドレス"8"を同時に取り込む。これにより、返接、所望とするテストモードにエントリすることができる。このアドレスと組み合わせたコマンドを使用するエントリカなに比べて、MRSTの設定が不要となるので、簡単かつ容具にエンドリを実現することができる。

【003.6】従って、本実施の形態の半端体配像装置によれば、信周期クロック信号発生回路 1.7、内部カラムコマンド発生回路 1.8、アドレス流算回路 1.9、テストデータ発生回路 2.0 を含むテストモード設定回路が備えられることにより、外部クロック信号 CLKがらこの倍周期の内部クロック信号 ICKを発生させ、外部クロック信号 CLKの立ち上がり時にコマンド、アドレス

データを入力するだけで、外部クロック信号CLKの立ち下がり時にもチップ内部でコマンド、アドレス、データを発生するため、飲味なテスタでも容易に高速なテストを行うことができる。

【0097】これにより、たとえば133MHェなど、 100MHェを越えるような高速テスタを用いなくて も、従来のEDO DRAMなどで使用していたテスタ で測定でき、での信息、実際に高速で測定の必要な項目 は微小または哲無になるので、既存の設備で全産可能な ため、テスティングコストを低減することができる。

【OC38】以上、本契明者によってなされた契明をその実施の形態に基づき具体的に取明したが、本契明は対記実施の形態に設定されるものではなく、その要旨を追訳しない範囲で種々変更可能であることはいうまでもない。

【0039】たとえば、前記実施の形態においては、2 パンク16MピットSDRAMの例で設明したが、これ に限定されるものではなく、4パンク、8パンク、さら にサハンク化の傾向にあり、また64Mピット、256 Mピット、さらに大き量化の傾向にあるSDRAMにつ いても広く油用可能であり、このようにサパンク、大き 量の構成とすることにより本契明の効果はますます大き くなる。

【00.40】さらに、テストコマンドは図5に示すものに限らず、またアドレスコードも図8の例に現定されるものではなく、テスト対象となる製品などに対応して変更可能であることはいうまでもない。

【0041】また、SDRAMに適用した場合について 説明したが、SSRAMなどの外部クロック信号に同期 して動作する他の半導体記憶装置についても適用することができる。

[0042]

【発明の効果】本額において耐示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0043】(1).外部クロック信号の立ち上がり時のコマンド、アドレス、データの入力に続いて、この外部クロック信号の立ち下がり時に内部でコマンド、アドレス、データを発生するテストモード設定回路を有することで、外部クロック信号のクロックサイクルに対して内部を2倍のクロックサイクルで動作させることができるので、低速なテスタでも容易に高速なテストが可能となる。

【00.44】(2). 付記(1) により、たとえば100MH zを越えるような高速テスタを用いなくても、低速テスタで測定できるので、認識に高速で測定の必要な項目は 微小または皆無になるので、既存の数値で全走可能なため、テスティングコストを低減することが可能となる。 (0045)(3). 最小のサイクルでテストする対象となるリード/ライトのカラムコマンドに適用することで、

このカラムコマンドの組み合わせにより1回のコマンド の入力により内部で連続したカラム動作を実行させるこ とが可能となる。

[0046] (4).アドレスおよびデータとコマンドとの 組み合わせも考慮して、アドレスは保持/インクリメン トノ反転、データは保持ノ反転の種別からなることで、 アドレス、データが次のサイクルで変わる場合に対応す るごとが可能となる。

[0047] (5). テストモードをモードレジスタセット コマンドを用いてエントリする場合には、デストコマン ドに対応したアドレスコードにより容易に設定すること が可能となる。

[0048] (6).テストモードをアドレスと組み合わせ たコマンドを用いてエントリする場合には、子体のアド レスピンによるアドレスを用いて簡単かつ容易に設定す ることが可能となる。

[004.9] (7).前記(1) ~(6) により、外部クロック 信号に同期して動作するSDRAM、SSRAMなどの 半導体記憶装置において、低速テスタによる高速なデス トを可能とし、かつテスティングコストの低減が可能と なり、動作周波数の高速化に対応することが可能とな

【図 1】 本発明の一実施の形態である半導体記憶装置を 示菌角筋筋単な説明である。

【図2】本発明の一実施の形態の半導体記憶装置におい て、倍周期クロック信号発生回路の一側を示す回路図で ある.

【図3】本発明の一実施の形態の半導体記憶装置におい て、クロック信号を示す波形図である。

【図 4】本発明の一実施の形態の半導体記憶装置におい て、テストコマンド動作の概要を示すタイミング図であ

【図 5】 本発明の一実施の形態の半導体記憶装置におい て、テストコマンド例を示す説明図である。

[図 5] (a),(b) は本発明の一実施の形態の半導体記憶 装置において、テストコマンドの動作例とその等価動作 例を示すタイミング図である.

【図7】 本発明の一実施の形態の半導体記憶装置におい て、テストコマンドへのエントリカ法を示すタイミング 付である。

【図8】本菜明の一実施の料色の手場体配管装置において、アドレスコード例を示す証明図である。 【図9】本発明の一実施の形態の半媒体記憶装置におい て、テストコマンドへの他のエントリカ法を示すタイミ ング図である。 ~~

【図10】 本発明の前提となる半導体記憶装置におい て、テストコマンドの動作例を示すタイミング図であ 6. [特号の契明]

1,2 メモリアレイバング

3, 4 ロウデコーダ

5, 6 カラムデコーダ

7.8 センスアンフェ入出カバス

9 ロウアドレスパッファ 10 カラムアドレスパッファ

1.1 カラムアドレスカウンタ

12 リフレッシュカウンタ

1.3 入力パッファ

14 出カバッファ

15 制御論理をタイミング発生器

1.6 テスト回路

17 倍周期クロック信号発生回路

18 内部カラムコマンド発生回路

19 アドレス独耸回路

20 テストデータ発生回路 NAND 否定論理法ゲート

1 1 1 ~ 1 7 7 インバータ

NOR 否定論理和ゲート

TP PMOSトランジスタ

TN1~TN4 NMOSトランジスタ

DLY ディレイ回路

FF1, FF2 フリップフロップ回路

(E 3)

[24]

10. 4

(図9]


in the contract of the second of the second


A Secretary of the second seco


Survey Contract Contract

M 3

QLK AND NOTICE OF







Constant	CLESTANDO			CLEATED		
(Tast)	Commence	AUX FROM	įχη.	De mond	Address	Di-
WW 1	VET TOO	A	8	Write	^	1
VOW X	-	İ			AH	6
WWA.					/A	00
WR 1	Witte	A	٥	Read	A-1	F
WI J	Read	A	-	Red #	A.	-
RM 3	Ghead	<u> </u>	<u>.</u>	NOTE:	<u> </u>	L
Pre 2					An A	1

フロントページの統 き

(51) Int. Cl. 6	點別記루	FI		
G 1 1 C 11/418		G 0 1 R	31/28	V
11/407		G11C	11/34	341D
11/401				3628
				371A

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.